三星和SK海力士是存儲器領域的領導者，位列行業前兩名，傳聞兩家巨頭都在加快3D DRAM商業化進程，以改變存儲器行業的游戲規則。其實DRAM行業里排名第三的美光，自2019年以來就開始了3D DRAM的研究，獲得的專利數量是三星和SK海力士的兩到三倍。

據Business Korea報道，有行業人士透露，三星和SK海力士的高管在最近的一些官方活動上，都將3D DRAM作為克服DRAM物理極限的一種方式。三星表示，3D DRAM是半導體行業未來的增長動力。SK海力士則認為，大概在明年，關于3D DRAM的電氣特性細節將被公開，從而決定其發展方向。

3D 堆疊開啟DRAM新未來

當前，DRAM主要需求來源分別為PC端、移動端、服務器端，其中PC端占比12.6%，移動端占比37.6%，服務器占比 34.9%，三者占總需求近90%。

從目前發展事態來看，PC端已經進入了存量替代市場，出貨穩定，對DRAM的需求也趨于穩定。但隨著5G熱潮的到來，移動DRAM和服務器DRAM需求變得旺盛，DRAM迎來了“芯”拐點，智能手機帶來的出貨增長以及物聯網、云服務、商用服務器、數據中心的強勁增長，成為拉動DRAM需求的主力軍。此外，DRAM作為自動駕駛技術中不可或缺的一部分，車用DRAM也將成為未來的新增量。

然而，龐大的需求端下，是人們不斷增長的對高容量、高性能、小存儲單元尺寸以及低功耗存儲設備需求，這也使得DRAM在帶寬和延遲方面的挑戰更為緊迫，帶寬指的是可以寫入內存或可以從中讀取的數據量，而延遲是對內存的請求與其執行之間的時間間隔。受限于傳統計算機體系的馮-諾依曼架構，存儲器帶寬與計算需求之間的存儲墻問題日益突出，成為當今計算中的最大問題之一。

一般來說，計算機中的 DRAM 存儲單元由單個晶體管和單個電容器制成，即所謂的 1T1C 設計。這種存儲單元在寫入時打開晶體管，電荷被推入電容器 (1) 或從電容器 (0) 去除；讀取時則會提取并度量電荷。該系統速度超級快，價格便宜，并且功耗很小，但它也有一些缺點。

DRAM作為一種易失性的、基于電容的、破壞性讀取形式的存儲器，在讀取的時候會消耗電容器的電量，因此讀取就要將該位寫回到內存中。即使不進行讀取，電荷最終也會通過晶體管從電容器中泄漏出來，從而隨著時間的流逝而失去其明確定義的充電狀態。雖然定期刷新可以保持數據，但這也意味著需要讀取存儲器的內容并將其重新寫回。
為了讓DRAM更好地滿足未來市場需求，業界也在不斷地尋找新技術來突破目前的瓶頸，3D DRAM正是其中一個主流的技術方向。

據了解，3D DRAM是將存儲單元（Cell）堆疊至邏輯單元上方以實現在單位晶圓面積上產出上更多的產量，從這方面來說，3D DRAM 可以有效解決平面DRAM最重要也最艱難的挑戰，那就是儲存電容的高深寬比。儲存電容的深寬比通常會隨著組件工藝微縮而呈倍數增加，也就是說，平面DRAM的工藝微縮會越來越困難。

除了片晶圓的裸晶產出量增加外，使用3D堆棧技術也能因為可重復使用儲存電容而有效降低 DRAM的單位成本。因此，可以認為DRAM從2D架構轉向3D架構是未來的主要趨勢之一。

平面升立體，3D DRAM跳出原框架

DRAM工藝突破放緩的原因主要在于存儲單元的簡潔結構——由一個用于存儲電荷的電容器和一個用于訪問電容器的晶體管組成。業界的思路也就是顛覆這種結構，并輔以特殊的材料，從而走向創新。

便于增強我們理解這種創新方式的，便是能與DRAM相媲美的存儲器技術NAND Flash，后者早已抵達3D世界，并且如今還跨至4D空間。

當前對于克服DRAM物理局限性有著一定的緊迫性。此前，業界一直在嘗試減小電路線寬，來提高DRAM芯片的密度。通常來說，線寬越小，晶體管越多，集成度越高，功耗越低，速度越快。

此方法的確是達到了效果，但隨著線寬進入10nm范圍，電容器漏電和干擾等物理限制的問題卻明顯增加。為了補救這種情況，業界還引入了high-k材料和極紫外（EUV）設備等新材料和新設備。但顯然，在制造10nm或更先進的小型芯片中，現有的這些技術讓芯片制造商顯得心有余而力不足。

在大環境需求和供給的沖突逼迫下，讓DRAM平面2D升至3D逐漸成為了業界追求技術突破的共識。

所謂3D DRAM，其實是一種將存儲單元（Cell）堆疊至邏輯單元上方的新型存儲方式，從而可以在單位晶圓面積上實現更高的容量。

針對3D DRAM的構想，BeSang公司曾經向外公布了3D Super-DRAM技術方案。據官網介紹，平面DRAM是內存單元數組與內存邏輯電路分占兩側，3D DRAM則是將內存單元數組堆棧在內存邏輯電路的上方，因此裸晶尺寸會變得比較小，每片晶圓的裸晶產出量也會更多。

而平面DRAM的工藝微縮會越來越困難，其中的關鍵要素是儲存電容的高深寬比。通常來說，儲存電容的高深寬比會隨著組件工藝微縮而呈現倍數增加。所以從原理上看，3D DRAM可以有效解決平面DRAM當前的困境。

而令業界關心的成本問題，3D DRAM使用的3D堆棧技術將實現可重復使用儲存電容，可有效降低單位成本。未來，DRAM從傳統2D發展至3D立體，將是大勢所趨，這對于存儲器市場來說，也將迎來一種擁有全新結構的存儲芯片。

巨頭們低調發力

在2021年接受semiengineering采訪的時候，三大存儲巨頭都沒有回應關于他們3D DRAM方案的事情。但是Yole在2022年年初曾經報道，三星電子準備開發世界上第一個 3D DRAM，并正在加速 3D DRAM 的研發。

按照Yole的介紹，三星電子已經開始開發一種用于堆疊cell的技術，一種與高帶寬存儲器 (HBM) 大不相同的堆疊概念。此外，三星電子也在考慮增加DRAM晶體管的柵極（current gate）和溝道（current path）之間的接觸面。這意味著三側接觸FinFet技術和四側接觸環柵（GAA）技術可以用于DRAM生產。當柵極和溝道之間的接觸面增加時，晶體管可以更精確地控制電流。

在2022年9月接受日本eetimes采訪的時候，美光公司也確認正在探索3D DARM的方案。

美光表示，3D DRAM 正在被討論作為繼續擴展 DRAM 的下一步。為了實現 3D DRAM，整個行業都在積極研究，從制造設備的開發、先進的 ALD（原子層沉積）、選擇性氣相沉積、選擇性蝕刻，再到架構的討論。

美光同時強調，3D DRAM目前碰到的主要問題仍然存在于成本和技術方面。技術挑戰存在于廣泛的領域，包括設備和結構、制造工藝、制造設備、材料和架構。“為了從平面DRAM轉向3D DRAM，需要所有領域的創新。此外，這種轉變需要在成本曲線和性能與 DRAM 縮放路線圖相交的地方實現。”美光方面強調。

為此美光坦言，該行業繼續擴展平面并尋找推進 DRAM 路線圖的方法。此外，新的內存架構的開發也在進行中，因此DRAM在系統中的角色正在發生變化，或許有可能在更長時間內維持平面型。“在這一點上，內存制造商正在投資（平面和 3D）以預期拐點以保持 DRAM 的持續擴展，雖然DRAM的每個節點擴展變得越來越困難，但至少在接下來的幾年里，傳統的擴展將繼續下去。”美光方面接著說。

Yole則表示，美光提交了與三星電子不同的 3D DRAM 專利申請。美光的方法是在不放置cell的情況下改變晶體管和電容器的形狀。

至于SK海力士的3D DRAM方案，網上并沒有看到太多介紹。不過Yole強調，SK海力士正在大力投入其中。除此以外，Applied Materials 和 Lam Research 等全球半導體設備制造商也開始開發與 3D DRAM 相關的解決方案。

具體到三大存儲巨頭在3D DRAM的表示，據businesskorea引述TechInsights 的數據顯示，美光自2019年就已經開始了3D DRAM的研究，獲得的專利數量是這兩家韓國芯片制造商的兩到三倍。

TechInsights進一步指出，在內存半導體市場排名第三的美光正積極準備藍海市場，截止2022 年 8 月將獲得 30 多項 3D DRAM 專利技術。相比之下，三星的3D DRAM專利不到 15 項 ，而SK 海力士持有的大約 10 項專利。

此外，國內多家研究機構甚至企業都在投入到3D DRAM的研發當中。中科院微電子所就曾經撰文表示，針對平面結構IGZO-DRAM的密度問題，微電子所微電子重點實驗室劉明院士團隊在垂直環形溝道結構（Channel-All-Around, CAA）IGZO FET的基礎上，研究了第二層器件堆疊前層間介質層工藝的影響，驗證了CAA IGZO FET在2T0C DARM應用中的可靠性。