在AMD的CEO Lisa Su帶來的主旨演講“Innovation for the next decade of compute efficiency“（下一個十年計算效率的創新）中，Su提到了AI應用的突飛猛進，以及它給芯片帶來的需求。隨著以ChatGPT為代表的大語言模型（LLM）逐漸流行，AI模型的參數量指數級上升，而相應地對于計算芯片和內存的需求也在快速提升，但是目前芯片的效率并不足以滿足模型的需求。根據目前計算效率每兩年提升2.2倍的規律，預計到2035年，一個超級計算機需要的功率可達500mW，相當于半個核電站能產生的功率。顯然，為了滿足這樣的計算需求，計算效率的提升需要遠遠超過每兩年2.2倍，而為了實現這樣的效率提升，系統級創新是最關鍵的思路之一。

在另一個由歐洲最著名三個的半導體研究機構IMEC/CEA Leti/Fraunhofer帶來的主旨演講中，系統級創新也是一個核心關鍵詞。該演講中提到，隨著半導體工藝逐漸接近物理極限，新的應用對于芯片的需求也必須要從系統級考慮才能滿足，并且提到了下一代智能汽車和AI作為兩個尤其需要芯片從系統級創新才能支持其新需求的核心應用。

什么是系統級創新？

我們看到，系統級創新在本屆ISSCC最重要的主旨演講中被反復提起，那么什么是系統級創新呢？目前的共識是，系統級創新就是從整體設計的上下游多個環節協同設計來完成性能的提升。在系統級中，上游技術包括應用軟件，算法，系統架構，元器件需求等，而這些上游的需求最后會反映到芯片的需求中，包括芯片的設計，半導體器件的設計，以及半導體工藝的設計等。

在過去的設計中，性能提升往往只是體現在一個維度中，例如電路設計的成功標準是數字電路時鐘頻率能不能跑得夠快，模擬電路能不能帶寬做到更大等等。而在系統級創新中，性能提升不僅僅是由該技術層面的設計改善實現，更重要是由上游應用、算法和系統革新并且由電路、器件和工藝層面的設計滿足這些需求，來完成整體性能的提升。

Lisa Su在演講中給出了一個系統級創新的一個經典案例，就是在人工智能模型算法層面通過優化從而可以使用一些創新的數制（例如16位浮點數BF16或8位浮點數FP8），同時在電路層面通過對這些算法層面優化給予支持，最終實現計算層面數量級的效率提升。相比傳統的32位浮點數（FP32），新的BF16可以提升10倍以上的計算效率，而FP8則可以將計算效率提升30倍之多。這也是系統級創新的威力：根據傳統思路，如果電路設計僅僅停留在電路的維度，只是考慮如何進一步優化FP32計算單元的效率，無論如何也難以實現數量級的效率提升。這也是為什么在新應用對于芯片性能提出非常激進的性能需求的時候，芯片行業需要從系統級的思維來滿足這樣的需求的原因。


挑戰與機遇并存

眾所周知，EDA是集成電路設計、制造、測試全產業鏈的關鍵紐帶，是全球信息產業的基本支點，更是多學科多領域知識緊密融合的艱深領域。

2022年，伴隨半導體產業周期出現了急劇變化，特別是消費電子領域受到沖擊較大。上游市場的波動，是否會給還在發展中的國產EDA帶來巨大沖擊呢？

芯華章科技首席市場戰略官謝仲輝表示，“半導體一直是周期性很強的產業，局部市場需求的波動，不會給作為上游工具的EDA帶來太大影響，反倒是企業修煉內功，打造產品和服務能力的機會。”

在他看來，首先伴隨存量項目需求下降及產能的釋放，下游企業有了更多打磨新產品的機會，往往會通過技術創新、上馬新項目、研發新產品，來填補收入落差，在未來競爭中占得先機的動力會更強，這些都有利于激發行業創新，從而對EDA工具提出更旺盛的需求；

其次，新的市場在發展，提供了更廣闊的機遇。比如隨著數字化轉型的大趨勢推動，除了消費電子領域，數據中心、智能汽車、工業智能控制等新技術領域的發展，正為半導體產業發展提供新的增長驅動力。

與此同時，新的技術在發展，行業不斷煥發新的活力。隨著異構計算、Chiplet等新技術的出現和制程工藝的不斷發展，無論是芯片還是整體電子系統的復雜度都在提升，對EDA提出了新的要求，也賦予了EDA新的產業價值。EDA不僅要賦能芯片創新，更需要賦能系統從設計到量產的創新，為電子系統的性能、功能和功耗驗證保駕護航。

作為系統級創新支柱的半導體技術

如前所述，半導體芯片的設計需要考慮系統級創新，才能滿足新的應用對于芯片性能提升的需求。從另一層面，在這樣的系統級創新中，有一些重要的半導體技術將會成為核心的支撐，因此在系統級創新成為核心技術演進動力的今天，這些半導體技術將會變得格外重要。

我們認為，系統級創新意味著整體芯片系統會變得更加復雜：這里的復雜意味著系統中會有更多的芯片（這也包括了把一塊大芯片拆分成多個小的芯片粒），因此這就需要能以一種靈活的方式支持這樣的多芯片系統，同時能提供性能和效率的顯著提升。一旦半導體技術能提供這樣的平臺來支持這樣的復雜系統，那么系統級設計就有了更大的設計空間，從而為系統級創新提供強有力的支持。

對于這樣的復雜芯片系統提供高效支持的半導體技術首先是高級封裝技術。使用高級封裝技術，可以把復雜芯片系統以高效的形式集成在一個封裝內，并且提供非常高的通信帶寬，因此可以為系統級芯片創新提供支持。

例如，高級封裝可以把傳統的片上緩存（cache）和處理器芯片以芯片粒的形式集成在一起，這樣就大大減少了半導體工藝對于cache容量的限制，從而為系統設計提供了更大的設計空間，而這樣的設計（3D V-Cache）已經被證明可以顯著改善處理器的性能并且AMD已經在產品中使用。在未來，我們可望會看到更多的設計。

另一個與之相關的重要技術是IO接口技術，即能夠進一步改進芯片之間互聯的傳輸速度和效率。在Lisa Su的主旨演講中，除了高級封裝可以提升封裝內芯片數據互聯帶寬之外，另外一個重要的維度是中長距離數據互聯，用于在多個芯片系統之間以及在多臺服務器之間高速高效地傳遞數據。這樣的IO接口技術的演進可以大大減少系統中各個組件之間互相通信的開銷，從而實現高效率的復雜芯片系統。

在中距離（芯片之間）的數據互聯角度，超高速SerDes技術將會成為未來的重要支撐技術。在今年的ISSCC上，Nvidia也發布了其用于芯片封裝間互聯的NvLink-C2C技術，可以實現高達40Gbps/pin，并且已經用在了其下一代GPU系統（Hopper）中，可見數據互聯技術的重要性已經成為了芯片巨頭的共識。

而在長距離互聯上，光互聯技術可望會成為技術演進的主要方向，其傳輸距離可達10m到2km，并且傳輸能量開銷可以很低（<1pJ/bit）。在這個領域，需要把光傳輸收發模組和計算芯片很緊密地集成到一起（例如使用co-packaged optics技術），未來我們預計在技術方面也會有較快的演進。

綜上，我們認為系統級創新已經成為了芯片行業性能提升的主要動力。系統級創新既包括了考慮系統上游（如算法和應用）的電路設計以實現性能和效率數量級的提升，也包括了新的半導體技術平臺（如先進封裝和IO技術）以為系統設計提供更多的設計空間。系統級創新為芯片提供的新機會值得我們期待。